Re: L2 Cache -> Was: Wolf Dietrich o A\BOXu, GW2K a P5

["Jarda Pokorny" <shaman@sun.ujep.cz>]

> Sdilim s tebou tento nazor. Asi do ni tezko muze kdokoli do ni
> pristupovat
> ci dokonce v neco predpocitacat. To co bude v cache pameti rozhoduje
> radic cache na HW urovni. Fido, to bys musel obejit tento HW radic
> (vyradit ho :-) a napsat svuj vlasni SW radic. Pak to udelat tak,
> ze bys cache pro kod vypnul a pouzil ji pouze pro data.
> (To je dost dobra utopie, stejne to nejde nebo mozna jo, co ja vim,
> treba to Fido zvladne levou zadni)

  Problem neni v premapovani JINAM.  Jde o to, ze
kdyz zapises do HW registru, tak se to musi projevit
hned a ne az za xxxx ns. A proto se oblast pameti,
kde jsou HW registry musi pomoci MMU oznacit jako
non-cacheable.

> Podle me je cache prave na takovej kod, kterej (a to neni z me hlavy)
> kerej je velmi pouzivany (90% kodu jsou smycky) a prave proto je dobra
> cache.

   No spis interni cache na kod, externi (L2) na data.


              Jarda Pokorny
            shaman@sun.ujep.cz
       http://sun.ujep.cz/~pokorny/