Re: 68K comeback?

[Andrej bunta <and@fornax.elf.stuba.sk>]

On Mon, 6 Apr 1998, Petr Krenzelok wrote:

> sledujici zvasty mel J.C.Dvorak ve svem tradicnim slupku v
> PC-Magazinu.
> A nebylo to na aprila, datum je 7.4. :)
> 
> Co vy na to - koderi?
> 
> By John C. Dvorak
> The chip wars are not over despite Intel's large market
> share. Look for a comeback of the 68000 chip utilizing
> various redesigns and RISC cores. I'm amused that
> everyone talks about how RISC lost the war to CISC, but
> most every chip designed today has RISC in it
> somewhere. The early predictors who said that there would never be a
> RISC/
> CISC battle and that the two technologies would merge were right....
> 
> Osobne bych se divil, kdyby to byla pravda - k tomu by musela mit
> Motorola nejake vazne duvody, kdyz i na trhu embedded zarizeni zacina
> 68K procesory nahrazovat linie PPC.
> Jsem zvedav, co z toho vyleze ...

sice nie som koder, ale dufam petre, ze mi to odpustis :-)

IMHO pripada mi to skor ako HEADLINE, a nie ako seriozna uvaha.  Ta
myslienka, ze RISC a CISC koncept casom splynie dokopy je naozaj DOST
stara, a ciastocne je to pravda... (AFAIK) napr. StrongARM sice je RISC,
ale niektore instrukcie su komlexnejsie a maju ulahcit programovanie v asm
-- co je ten isty pristup, ktory viedol este v 60-70.  rokoch k
architekture CISC.

Dalej, dnesne RISC architektury ako PPC su naozaj komplexnejsie,
narozdiel od toho, co sa na konci 70. predpokladalo.

Navyse ako kazdy vie, RISCy vznikli hlavne kvoli tomu, ze je
takmer nemozne navrhnut kompilator, ktory by efektivne vyuzival vsetky 
instrukcie danej CISC architektury. 

A co sa tyka implementacie a HW, priepast medzi rychlostami procesorov a
pameti je obrovska (i ked cache, bursty a prefetche mozu dost pomoct,
podstatu to neriesi). CISC architektury neumoznuju (prave kvoli
komplexnosti a variabilnosti (funkcnej, ale i variabilnosti dlzky samotnej
instrukcie) prilis optimalizovat pristup do pamete (access pattern), a
teda rychla CISC implementacia trpi pomalostou pamete ovela viac RISCova
implementacia tej istej architektury.

Ano, je tu este moznost implementovat CISC architekturu pomocou RISCoveho
jadra (a uz ked, tak superskalarneho), i ked v pripade MC680x0 to je
zlozite (kvoli takmer absolutnej dokonalosti instrukcnej sady). 
Superskalarnym pokusom bola 68060. Poslednym... i ked nedokonceny projekt
68080 mohol znamenat vselico (nakoniec, vsetko sa da, ked sa chce :-) 

Nakoniec, dost odpudzujucim prikladom je bastl nazvany Pentium Pro(?!). 
Jeho podstatnu cast (okolo pol miliona tranzistorov) tvori CISCtoRISC
decode 9-stage pipeline s prislusnou logikou. Dalsi asi pol milion je na
to, aby sa minimalizovali branch-mispredikty... pretoze flushnut 9-stage
pipeline trva tych 9 cyklov, co je hodne (604 so svojimi asi 5 milionami
tranzistorov za tu dobu moze vykonat (if god bless) 9x3=27 instrukcii,
minimalne asi jednu)... No intel, no, proste elegantny design... ;-) 

Co sa tyka embedded systemov, IMHO vyhodnejsie by boli (hlavne do
prenosnych veci) RISCy, pretoze pevna RISC logika je urcite menej narocna
na energiu, ako mikroprogramova RISC logika.... samozrejme, VELA zavisi na
implemtacii... (ale staci si porovnat naroky PPC a Pentii, to hovori za
vsetko...)

IMHO blizka buducnost bude v znameni RISC, neskor pride plne
programovatelna logika (zatial v labakoch), potom asi 'optical computing'
a bio. 

   DNA
   ____  __  __ ___                 Andrej 'DNA' bunta
  /    |/  \/ //   |                  REBOL testing & translations
 /  /  /     /  _| |                    ftp://fornax.elf.stuba.sk/pub/amiga
/_____/_/|__/_/  |/    AMiGA Forever!     "Let's Take The Power Back!"

"This music was like time which has frozen into the universe, and
superhuman mirth was endlessly hovering over it - an ageless divine laugh."
							      - H. Hesse -